全职

福州市

不限

男女不限

18岁　至　40岁

大专

　

　

　

1.　电子、通信、自动化、计算机等相关专业，大专及以上学历；
2.　熟练使用VHDL/Verilog　HDL　编程，熟悉ALTERA或其它FPGA　器件应用，有模块化编程的习惯；
3.　有一定的视频信号基本知识，能独立完成FPGA项目工作；
4.　至少开发过一个视频处理相关项目，具有1年以上的FPGA开发经验，在校生参加过电子设计竞赛，有FPGA开发基础的择优录取；
5.　搜索、查阅最新技术资料，能够阅读英文书籍及芯片技术文档。
6.　开发过程中能及时编写相关的开发文档。